Gracias, Wikipedia.
Apuntes::AIC [Arquitectura e Ingeniería de Computadores]::MESI - Simulación del protocolo de coherencia
Permalink: http://www.treeweb.es/u/1091/ 19/05/2011

MESI - Simulación del protocolo de coherencia

step instruction memory CPU0-cache CPU1-cache CPU2-cache CPU3-cache NOTAS
a0 a1 a2 a3 l0 l1 l0 l1 l0 l1 l0 l1
value value value value state dir value state dir value state dir value state dir value state dir value state dir value state dir value state dir value
0 - 100 200 300 400 I

I

I

I

I

I

I

I


1 P0: read a0 100 200 300 400 E a0 100 I

I

I

I

I

I

I


2 P1:read a0 100 200 300 400 S a0 100 I

S a0 100 I

I

I

I

I


3 P2:read a0 100 200 300 400 S a0 100 I

S a0 100 I

S a0 100 I

I

I


4 P1: write a0 = 110 110 200 300 400 I

I

E a0 110 I

I

I

I

I

Hago BusRdX, invalido resto de copias Y actualizo memoria
5 P0: read a1 110 200 300 400 I

E a1 200 E a0 110 I

I

I

I

I


6 P0: write a1 = 210 110 200 300 400 I

M a1 210 E a0 110 I

I

I

I

I

VENTAJA: Paso a M y NO uso el bus
7 P1: read a1 110 210 300 400 I

S a1 210 E a0 110 M a1 210 I

I

I

I

Actualizo la línea de cache Y memoria
8 P2: read a2 110 210 300 400 I

S a1 210 E a0 110 M a1 210 I

E a2 300 I

I


9 P2: write a2 = 333 110 210 300 400 I

S a1 210 E a0 110 M a1 210 I

M a2 333 I

I

VENTAJA: No uso el bus. La copia en memoria está sucia
10 P0: read a2 110 210 333 400 S a2 333 S a1 210 E a0 110 M a1 210 I

S a2 333 I

I


11 P0: write a3=450 110 210 333 400 S a2 333 M a3 450 E a0 110 M a1 210 I

S a2 333 I

I

La memoria está sucia
12 P0: write a0=120 110 210 333 400 M a0 120 M a3 450 I

M a1 210 I

S a2 333 I

I

P0 hace BusRdX, P1 le pasa la línea de caché que tiene actualizando memoria

Descargar en ODT